A.歷史數(shù)據(jù)存儲(chǔ)
B.趨勢(shì)曲線數(shù)據(jù)處理
C.報(bào)表數(shù)據(jù)處理
D.腳本數(shù)據(jù)處理
您可能感興趣的試卷
你可能感興趣的試題
A.運(yùn)行、更新
B.恢復(fù)、更新
C.備份、更新
D.備份、恢復(fù)
A.統(tǒng)計(jì)和選項(xiàng)
B.新建和刪除
C.新建和修改
D.統(tǒng)計(jì)和修改
A.間接變量
B.直接變量
C.中間變量
D.實(shí)時(shí)變量
A.建立網(wǎng)絡(luò)設(shè)置
B.創(chuàng)建工程畫(huà)面
C.創(chuàng)建實(shí)時(shí)數(shù)據(jù)庫(kù)
D.創(chuàng)建I/O設(shè)備組態(tài)
A.中間變量庫(kù)
B.實(shí)時(shí)數(shù)據(jù)庫(kù)
C.歷史數(shù)據(jù)庫(kù)
D.間接變量庫(kù)
A.物理接線數(shù)量
B.通訊線數(shù)量
C.軟件通過(guò)接口協(xié)議交換數(shù)據(jù)的量
D.需要通訊的設(shè)備數(shù)量
A.實(shí)時(shí)數(shù)據(jù)庫(kù)
B.通訊協(xié)議
C.腳本
D.控件
A.系統(tǒng)變量
B.控制命令
C.腳本程序
D.主體程序
A.進(jìn)入程序，接受命令后執(zhí)行，退出程序
B.進(jìn)入程序，程序周期性執(zhí)行，退出程序
C.接受命令后執(zhí)行，程序周期性執(zhí)行，退出程序
D.進(jìn)入程序，接受命令后執(zhí)行，程序周期性執(zhí)行
A.實(shí)時(shí)數(shù)據(jù)庫(kù)
B.模擬點(diǎn)
C.I/O設(shè)備
D.數(shù)據(jù)源
最新試題
異步計(jì)數(shù)器的計(jì)數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進(jìn)位脈沖，采用逐級(jí)傳遞方式進(jìn)行觸發(fā)。
反相比例運(yùn)算電路，平衡電阻的求法：令ui=0，則uo=0，此時(shí)反相端對(duì)地總電阻值，即為所求平衡電阻值。
9個(gè)JK觸發(fā)器，通過(guò)電路設(shè)計(jì)，可以接成（）進(jìn)制以?xún)?nèi)的，任意進(jìn)制的計(jì)數(shù)器。
如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計(jì)時(shí)，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）
全加器的輸入信號(hào)是（）
所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。
下面哪個(gè)集成元件為四位二進(jìn)制超前進(jìn)位全加器（）
對(duì)理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時(shí)，其輸出電壓與兩個(gè)輸入端的電壓差呈非線性關(guān)系。
4位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）
6進(jìn)制異步清零，最后一個(gè)計(jì)數(shù)狀態(tài)應(yīng)該為（）