單項(xiàng)選擇題下列不屬于組合邏輯電路的加法器為()。

A、半加器
B、全加器
C、多位加法器
D、計(jì)數(shù)器


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題下列不能用于構(gòu)成組合邏輯電路的是()。

A、與非門(mén)
B、或非門(mén)
C、異或門(mén)
D、觸發(fā)器

2.單項(xiàng)選擇題時(shí)序邏輯電路的計(jì)數(shù)器直接取相應(yīng)進(jìn)制數(shù)經(jīng)相應(yīng)門(mén)電路送到()端。

A、異步清零端
B、同步清零端
C、異步置數(shù)端
D、同步置數(shù)端

3.單項(xiàng)選擇題時(shí)序邏輯電路的計(jì)數(shù)控制端無(wú)效,則電路處于()狀態(tài)。

A、計(jì)數(shù)
B、保持
C、置1
D、置0

6.單項(xiàng)選擇題集成譯碼器無(wú)法工作,首先應(yīng)檢查()的狀態(tài)。

A、輸入端
B、輸出端
C、清零端
D、使能端

7.單項(xiàng)選擇題集成編碼器的()狀態(tài)不對(duì)時(shí),編碼器無(wú)法工作。

A、輸入端
B、輸出端
C、清零端
D、控制端

9.單項(xiàng)選擇題當(dāng)集成譯碼器74LS138的3個(gè)使能端都滿(mǎn)足要求時(shí),其輸出端為()有效。

A、高電平
B、低電平
C、高阻
D、低阻

10.單項(xiàng)選擇題時(shí)序邏輯電路的輸出端取數(shù)如有問(wèn)題會(huì)產(chǎn)生()。

A、時(shí)鐘脈沖混亂
B、置數(shù)端無(wú)效
C、清零端無(wú)效
D、計(jì)數(shù)模錯(cuò)誤