下列受時鐘控制的是（）

反相比例運(yùn)算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

平衡電阻是保證了集成運(yùn)放兩個輸入端，靜態(tài)時外接電阻相等。

9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計數(shù)器。

使用中若IC大于ICM，即使晶體管不損壞，β也會下降。

4位二進(jìn)制加法計數(shù)器的，計數(shù)長度為（）

下面哪個集成元件為四位二進(jìn)制超前進(jìn)位全加器（）

uo與ui大小相等，相位相反，此時的電路稱為反相器，或倒相器。

3進(jìn)制的加法計數(shù)器，需要（）塊JK觸發(fā)器。