A.JTAG技術(shù)是一種嵌入式測(cè)試技術(shù)
B.大多數(shù)ARM嵌入式處理器芯片不包含JTAG接口
C.多個(gè)器件可以通過JTAG接口串聯(lián)在一起進(jìn)行測(cè)試
D.通過芯片的JTAG接口可以實(shí)現(xiàn)在線編程功能
您可能感興趣的試卷
你可能感興趣的試題
下面是有關(guān)嵌入式系統(tǒng)的最小系統(tǒng)組成的敘述:
Ⅰ.嵌入式最小系統(tǒng)包括嵌入式處理器
Ⅱ.嵌入式最小系統(tǒng)包括電源電路
Ⅲ.嵌入式最小系統(tǒng)包括時(shí)鐘電路
Ⅳ.嵌入式最小系統(tǒng)包括復(fù)位電路
上述敘述中,正確的是()。
A.僅Ⅰ和Ⅲ
B.僅Ⅰ和Ⅱ
C.僅Ⅱ、Ⅲ和Ⅳ
D.全部
A.BEQ L1
B.BNE L1
C.BXEQ L1
D.BLAL L1
A.MOVR1,R2
B.LDRR1,#0x12345678
C.LDRR1,=0x00000020
D.ADCR1,R2,R3
A.0x00000200
B.0x00000320
C.0x00000020
D.0x00000040
A.MOV
B.AND
C.ADD
D.ORR
A.STRR0,[R1]
B.LDRR0,[R1]
C.STRHR0,[R1]
D.STRBR0,[R1]
A.0x35363738
B.0x36353837
C.0x38373635
D.0x37383536
A.PSP
B.MSP
C.SPSR
D.CPSR
A.ARM處理器的工作狀態(tài)包括ARM狀態(tài)和Thumb狀態(tài)兩種
B.ARM狀態(tài)支持16位指令寬度也支持32位指令寬度
C.Thumb狀態(tài)或Thumb-2狀態(tài)下,代碼密度低于ARM狀態(tài),占用存儲(chǔ)空間變大
D.ARM處理器復(fù)位后自動(dòng)進(jìn)入ARM狀態(tài)
A.ARM處理器采用CISC和RISC相結(jié)合的結(jié)構(gòu)
B.嵌入式處理器都采用哈佛結(jié)構(gòu)
C.ARM處理器具有耗電省、功能強(qiáng)、成本低等特點(diǎn)
D.ARM處理器內(nèi)部的總線標(biāo)準(zhǔn)是PCIExpress
最新試題
74138譯碼器通常用于產(chǎn)生片選信號(hào),其譯碼輸入端應(yīng)與系統(tǒng)的()總線相連。
通常寄存器直接尋址方式下的操作數(shù)就在()中。
構(gòu)造一個(gè)40鍵的矩陣鍵盤,最少需要()條I/O線。
嵌入式處理器指令的執(zhí)行周期包括()
下面關(guān)于嵌入式C的描述,正確的是()
下面哪個(gè)特點(diǎn)不屬于USB設(shè)備的特點(diǎn)?()
以下對(duì)動(dòng)態(tài)RAM描述正確的是()
下面關(guān)于總線的敘述中,錯(cuò)誤的是()
微處理器地址總線寬度為32位,則其內(nèi)部數(shù)據(jù)總線的寬度()
微處理器內(nèi)部標(biāo)志寄存器的主要作用是()。