A.0+0=0
B.0+1=1
C.1+0=0
D.1+1=0
您可能感興趣的試卷
你可能感興趣的試題
A.0·0=0
B.0·1=0
C.1·0=0
D.1·1=1
A.0
B.1
C.2
D.3
A.8421BCD碼
B.2421BCD碼
C.格雷碼
D.5121BCD碼
A.8421碼
B.有權(quán)碼
C.無權(quán)碼
D.5121碼
A.定點表示法
B.浮點表示法
C.源碼表示法
D.反碼表示法
A.編碼
B.原碼
C.反碼
D.補碼
A.0
B.10
C.E
D.G
A.0
B.5
C.8
D.9
A.奇數(shù)
B.偶數(shù)
C.基數(shù)
D.位權(quán)
A.二進制
B.八進制
C.十進制
D.十六進制
最新試題
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。