A.多尋址方式
B.大容量內(nèi)存
C.大量的寄存器
D.更寬的數(shù)據(jù)總線
您可能感興趣的試卷
你可能感興趣的試題
A.CISC更適于采用硬布線控制邏輯，而RISC更適于采用微程序控制
B.CISC更適于采用微程序控制，但RISC更適于采用硬布線控制邏輯
C.CISC和RISC都只采用微程序控制
D.CISC和RISC都只采用硬布線控制邏輯
A.指令種類少
B.指令種類多
C.指令尋址方式多
D.指令功能復(fù)雜
A.雖增加CPI，但更減少I
B.雖增加CPI，但更減少T
C.雖增加T，但更減少CPI
D.雖增加I，但更減少CPI
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.結(jié)束地址
B.設(shè)備類型
C.數(shù)據(jù)長度
D.數(shù)據(jù)速率
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.結(jié)束地址
B.起始地址
C.設(shè)備類型
D.數(shù)據(jù)速率
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.外部設(shè)備
B.系統(tǒng)時(shí)鐘
C.系統(tǒng)總線
D.中央處理器
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.外部設(shè)備
B.運(yùn)算器
C.緩存
D.中央處理器
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.系統(tǒng)控制臺(tái)
B.系統(tǒng)總線
C.I/O控制器
D.中央處理器
現(xiàn)采用4級(jí)流水線結(jié)構(gòu)分別完成一條指令的取指、指令譯碼和取數(shù)、運(yùn)算以及送回運(yùn)算結(jié)果4個(gè)基本操作，每步操作時(shí)間依次為60ns、100ns、50ns和 70ns。該流水線的操作周期應(yīng)為(1)ns。若有一小段程序需要用20條基本指令完成(這些指令完全適合于流水線上執(zhí)行)，則得到的第一條指令 結(jié)果需(2)ns，完成該段程序需(3)ns。在流水線結(jié)構(gòu)的計(jì)算機(jī)中，頻繁執(zhí)行(4)指令時(shí)會(huì)嚴(yán)重影響機(jī)器的效率。當(dāng)有中斷請(qǐng) 求發(fā)生時(shí)，采用不精確斷點(diǎn)法，則將(5)。
空白（5）處應(yīng)選擇（）
A.僅影響中斷響應(yīng)時(shí)間，不影響程序的正確執(zhí)行
B.不僅影響中斷響應(yīng)時(shí)間，還影響程序的正確執(zhí)行
C.不影響中斷響應(yīng)時(shí)間，但影響程序的正確執(zhí)行
D.不影響中斷響應(yīng)時(shí)間，也不影響程序的正確執(zhí)行
現(xiàn)采用4級(jí)流水線結(jié)構(gòu)分別完成一條指令的取指、指令譯碼和取數(shù)、運(yùn)算以及送回運(yùn)算結(jié)果4個(gè)基本操作，每步操作時(shí)間依次為60ns、100ns、50ns和 70ns。該流水線的操作周期應(yīng)為(1)ns。若有一小段程序需要用20條基本指令完成(這些指令完全適合于流水線上執(zhí)行)，則得到的第一條指令 結(jié)果需(2)ns，完成該段程序需(3)ns。在流水線結(jié)構(gòu)的計(jì)算機(jī)中，頻繁執(zhí)行(4)指令時(shí)會(huì)嚴(yán)重影響機(jī)器的效率。當(dāng)有中斷請(qǐng) 求發(fā)生時(shí)，采用不精確斷點(diǎn)法，則將(5)。
空白（4）處應(yīng)選擇（）
A.條件轉(zhuǎn)移
B.無條件轉(zhuǎn)移
C.算術(shù)運(yùn)算
D.訪問存儲(chǔ)器
最新試題
中央處理器CPU主要由（）和（）組成。
空白（1）處應(yīng)選擇（）
空白（2）處應(yīng)選擇（）
如果存儲(chǔ)器周期是400ns，而每個(gè)周期可訪問4字節(jié)，則存儲(chǔ)器帶寬為（）。
空白（1）處應(yīng)選擇（）
如果一條流水線由3個(gè)子任務(wù)組成，它們分別需要的時(shí)間為50ms、60ms和20ms，現(xiàn)在有200個(gè)任務(wù)需要流水執(zhí)行，則需要的時(shí)間為（）
16位二進(jìn)制原碼所能表示的范圍為（），16位反碼所能表示的范圍為（），16位補(bǔ)碼所能表示的范圍為（）。
比較頁式虛擬存儲(chǔ)器和段式虛擬存儲(chǔ)器的優(yōu)缺點(diǎn)。
假設(shè)用一個(gè)8位的二進(jìn)制數(shù)表示一個(gè)數(shù)字，則-1的補(bǔ)碼是（），127的補(bǔ)碼是（）。
簡述數(shù)字簽名的主要過程。