您可能感興趣的試卷
你可能感興趣的試題
A.=
B.:=
C.<=
D.==
A.=
B.:=
C.<=
D.==
A.可以進行運算和直接代入
B.不能進行運算和直接代入
C.不能進行運算但可以直接代入
D.可以進行運算但不能直接代入
A.AND
B.OR
C.XOR
D.NOT
A.結(jié)構(gòu)體對應(yīng)的實體的端口表中
B.結(jié)構(gòu)體中關(guān)鍵詞BEGIN前
C.結(jié)構(gòu)體中關(guān)鍵詞BEGIN后
D.程序包(PACKAGE)
A.結(jié)構(gòu)體(ARCHITECTURE)
B.進程(PROCESS)中的關(guān)鍵詞BEGIN前
C.進程(PROCESS)中的關(guān)鍵詞BEGIN后
D.程序包(PACKAGE)
A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
A.順序
B.并行
C.即可順序也可并行
D.無法確定
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計單元
最新試題
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
()在計算機系統(tǒng)中得到了廣泛的應(yīng)用,其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
具有“有1出0、全0出1”功能的邏輯門是()
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
根據(jù)什么判斷簡單電路中的險象存在?
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。