A、方程組
B、狀態(tài)轉(zhuǎn)換真值表
C、狀態(tài)轉(zhuǎn)換圖
D、時(shí)序圖
E、真值表

A、數(shù)據(jù)選擇器的邏輯功能和數(shù)據(jù)分配器正好相反
B、數(shù)據(jù)選擇器的邏輯功能和譯碼器正好相反
C、數(shù)據(jù)選擇器16選1需要4位選擇碼
D、數(shù)據(jù)選擇器8選1需要3位選擇碼
E、數(shù)據(jù)選擇器8選1需要4位選擇碼

A、共陽極的半導(dǎo)體數(shù)碼管應(yīng)該配用高電平有效的數(shù)碼管譯碼器
B、共陽極的半導(dǎo)體數(shù)碼管應(yīng)該配用低電平有效的數(shù)碼管譯碼器
C、共陰極的半導(dǎo)體數(shù)碼管應(yīng)該配用高電平有效的數(shù)碼管譯碼器
D、共陰極的半導(dǎo)體數(shù)碼管應(yīng)該配用低電平有效的數(shù)碼管譯碼器
E、半導(dǎo)體數(shù)碼管應(yīng)該配用低電平或高電平有效的數(shù)碼管譯碼器

A.計(jì)數(shù)器；
B.編碼器；
C.譯碼器；
D.奇偶檢驗(yàn)器。

A、TTL電路輸入端接高電平時(shí)有電流輸入
B、CMOS電路輸入端接高電平時(shí)有電流輸入
C、CMOS電路輸入端允許懸空，相當(dāng)于輸入高電平
D、TTL電路輸入端允許懸空，相當(dāng)于輸入高電平
E、TTL電路輸入端允許懸空，相當(dāng)于輸入低電平

A、輸出的高電平是電源電壓、低電平是0
B、門坎電平約為電源電壓的1/2
C、門坎電平約為電源電壓
D、電源電壓使用時(shí)較為靈活
E、門坎電平約為1.4V

A、兩個(gè)均截止
B、兩個(gè)均導(dǎo)通
C、一個(gè)截止
D、一個(gè)導(dǎo)通
E、兩個(gè)均導(dǎo)通或兩個(gè)均截止

A、NMOS
B、PMOS
C、CMOS
D、DMOS
E、SMOS

A、RC過大則帶拉電流負(fù)載時(shí)輸出的高電平將會(huì)在RC上產(chǎn)生較大的壓降
B、RC過大則帶拉電流負(fù)載時(shí)輸出的低電平將會(huì)在RC上產(chǎn)生較大的壓降
C、RC過小則輸出低電平時(shí)將產(chǎn)生較大的灌電流
D、RC過小則輸出低電平時(shí)將產(chǎn)生較小的灌電流
E、RC很大則帶拉電流負(fù)載時(shí)輸出的低電平將會(huì)在RC上產(chǎn)生較大的壓降

A、高電平
B、低電平
C、零電平
D、高阻
E、低阻