A.任意兩個(gè)最小項(xiàng)mi和mj(i≠j),其邏輯與為1。
B.n個(gè)變量的全部最小項(xiàng)之邏輯或?yàn)?。
C.某一個(gè)最小項(xiàng)不是包含在函數(shù)F中,就是包含在函數(shù)
D.具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng),并消去一對(duì)因子。
您可能感興趣的試卷
你可能感興趣的試題
A.0⊙0=1
B.1⊙1=0
C.0⊙1=1
D.1⊙0=0
A.0⊙0=0
B.1⊙1=1
C.0⊙1=1
D.0⊙0=1
A.0+0=0
B.0+1=1
C.1+0=0
D.1+1=0
A.0·0=0
B.0·1=0
C.1·0=0
D.1·1=1
A.0
B.1
C.2
D.3
A.8421BCD碼
B.2421BCD碼
C.格雷碼
D.5121BCD碼
A.8421碼
B.有權(quán)碼
C.無(wú)權(quán)碼
D.5121碼
A.定點(diǎn)表示法
B.浮點(diǎn)表示法
C.源碼表示法
D.反碼表示法
A.編碼
B.原碼
C.反碼
D.補(bǔ)碼
A.0
B.10
C.E
D.G
最新試題
TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是()
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?
TTL與非門(mén)閾值電壓UT的典型值是()
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。