A.數(shù)據(jù)選擇器的邏輯功能和數(shù)據(jù)分配器正好相反
B.數(shù)據(jù)選擇器的邏輯功能和譯碼器正好相反
C.數(shù)據(jù)選擇器16選1需要4位選擇碼
D.數(shù)據(jù)選擇器8選1需要3位選擇碼
E.數(shù)據(jù)選擇器8選1需要4位選擇碼

A.共陽極的半導(dǎo)體數(shù)碼管應(yīng)該配用高電平有效的數(shù)碼管譯碼器
B.共陽極的半導(dǎo)體數(shù)碼管應(yīng)該配用低電平有效的數(shù)碼管譯碼器
C.共陰極的半導(dǎo)體數(shù)碼管應(yīng)該配用高電平有效的數(shù)碼管譯碼器
D.共陰極的半導(dǎo)體數(shù)碼管應(yīng)該配用低電平有效的數(shù)碼管譯碼器
E.半導(dǎo)體數(shù)碼管應(yīng)該配用低電平或高電平有效的數(shù)碼管譯碼器

A.寄存器
B.全加器
C.譯碼器
D.數(shù)據(jù)選擇器
E.數(shù)字比較器

A.TTL電路輸入端接高電平時有電流輸入
B.CMOS電路輸入端接高電平時有電流輸入
C.CMOS電路輸入端允許懸空，相當(dāng)于輸入高電平
D.TTL電路輸入端允許懸空，相當(dāng)于輸入高電平
E.TTL電路輸入端允許懸空，相當(dāng)于輸入低電平

A.輸出的高電平是電源電壓、低電平是0
B.門坎電平約為電源電壓的1/2
C.門坎電平約為電源電壓
D.電源電壓使用時較為靈活
E.門坎電平約為1.4V

A.兩個均截止
B.兩個均導(dǎo)通
C.一個截止
D.一個導(dǎo)通
E.兩個均導(dǎo)通或兩個均截止

A.NMOS
B.PMOS
C.CMOS
D.DMOS
E.SMOS

A.接電源
B.通過電阻3kΩ接電源
C.接地
D.與有用輸入端并聯(lián)
E.接0V

A.R_C過大則帶拉電流負載時輸出的高電平將會在RC上產(chǎn)生較大的壓降
B.R_C過大則帶拉電流負載時輸出的低電平將會在R_C上產(chǎn)生較大的壓降
C.R_C過小則輸出低電平時將產(chǎn)生較大的灌電流
D.R_C過小則輸出低電平時將產(chǎn)生較小的灌電流
E.R_C很大則帶拉電流負載時輸出的低電平將會在RC上產(chǎn)生較大的壓降

A.高電平
B.低電平
C.零電平
D.高阻
E.低阻