A.選頻條件
B.幅值條件
C.相位條件
D.放大條件
E.鎖相條件

A.扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較電路上需要增加譯碼電路
B.扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較電路相對變得簡單
C.扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較增加了電路的有效狀態(tài)
D.扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較減少了電路的有效狀態(tài)
E.相同位數(shù)扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較有效狀態(tài)減少了一倍

A.三個觸發(fā)器構成扭環(huán)形計數(shù)器有效狀態(tài)可以達到6位
B.相同位數(shù)扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較有效狀態(tài)增加了一倍
C.相同位數(shù)扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較有效狀態(tài)增加了二倍
D.相同位數(shù)扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較有效狀態(tài)一樣
E.相同位數(shù)扭環(huán)形計數(shù)器與環(huán)形計數(shù)器比較有效狀態(tài)減少了一倍

A.在扭環(huán)形計數(shù)器的有效循環(huán)中，只有一個觸發(fā)器改變狀態(tài)，所以不存在競爭，便不會出現(xiàn)冒險脈沖
B.在扭環(huán)形計數(shù)器的有效循環(huán)中，只有一個觸發(fā)器改變狀態(tài)，所以雖然不存在競爭，但會出現(xiàn)冒險脈沖
C.扭環(huán)形計數(shù)器中，反饋到移位寄存器的串行輸入端D_n-1的信號不是取自Q₀
D.扭環(huán)形計數(shù)器中，反饋到移位寄存器的串行輸入端D_n-1的信號是取自Q₀
E.扭環(huán)形計數(shù)器的有效循環(huán)中，反饋到移位寄存器的串行輸入端D_n-1的信號是取自Q₃

A.N進制計數(shù)器是逢N向前進位，計數(shù)位歸零
B.N進制計數(shù)器是逢N向前進位，計數(shù)位不歸零
C.實現(xiàn)8進制計數(shù)器最少需8位二進制位
D.實現(xiàn)8進制計數(shù)器最少需3位二進制位
E.實現(xiàn)16進制計數(shù)器只需1片40192即可

A.環(huán)形計數(shù)器的有效循環(huán)中，每個狀態(tài)只含一個1或0
B.環(huán)形計數(shù)器的有效循環(huán)中，每個狀態(tài)只含一個1
C.環(huán)形計數(shù)器的有效循環(huán)中，每個狀態(tài)只含一個0
D.環(huán)形計數(shù)器中，反饋到移位寄存器的串行輸入端D_n-1的信號是取自Q₀
E.環(huán)形計數(shù)器工作時，應避免每個狀態(tài)可以都是1或都是0

A.同步計數(shù)器在計數(shù)過程中各個觸發(fā)器狀態(tài)同時更新
B.同步計數(shù)器在計數(shù)過程中各個觸發(fā)器狀態(tài)不同時更新
C.異步計數(shù)器在計數(shù)過程中各個觸發(fā)器狀態(tài)同時更新
D.異步計數(shù)器在計數(shù)過程中各個觸發(fā)器狀態(tài)不同時更新
E.同一電路中同步計數(shù)器和異步計數(shù)器可以互換使用

A.同步預置數(shù)
B.異步清零
C.同步清零
D.雙時鐘
E.脈沖輸出

A.需要4片40193芯片
B.需要2片40193芯片
C.40193的清零端應連接在一起，用同一信號清零
D.40193的置數(shù)端分別用不同的信號連接，采用不同的信號清零
E.低位的40193的加計數(shù)溢出位應與高位40193的CP+相連

A.低功耗TTL兼容
B.異步清零
C.同步清零
D.二進制加減計數(shù)
E.寬電源電壓范圍