A.TTL集成電路
B.PMOS集成電路
C.NMOS集成電路
D.CMOS集成電路
您可能感興趣的試卷
你可能感興趣的試題
A.晶體二極管
B.晶體三極管
C.MOS晶體管
D.電阻
A.雙極性集成電路
B.TTL集成電路
C.CMOS集成電路
D.單極性集成電路
A.電阻
B.電容
C.二極管
D.三極管
A.輸入低電平時,三極管工作在截止區(qū),輸出為高電平。
B.輸入高電平時,三極管工作在飽和區(qū),輸出為低電平。
C.輸入低電平時,三極管工作在截止區(qū),輸出為低電平。
D.輸入高電平時,三極管工作在飽和區(qū),輸出為高電平。
A.電阻
B.電位器
C.二極管
D.三極管
A.晶體二極管
B.晶體三極管
C.MOS晶體管
D.晶體振蕩器
A.接高于2V的電壓
B.接另一TTL電路的輸出高電平
C.接地
D.懸空
A.接地
B.接低于0.8V的電壓
C.接另一個TTL電路的輸出
D.懸空
A.放大區(qū)
B.飽和區(qū)
C.截止區(qū)
D.發(fā)射區(qū)
A.電源
B.負載
C.驅(qū)動電路
D.下拉電阻
最新試題
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
與倒T形電阻網(wǎng)絡DAC相比,權(quán)電流網(wǎng)絡D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
根據(jù)什么判斷簡單電路中的險象存在?
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為()
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。