A.結(jié)構(gòu)簡(jiǎn)單、成本低
B.輸出的高低電平數(shù)值和輸入高、低電平數(shù)值不相等
C.帶負(fù)載能力差
D.帶負(fù)載能力強(qiáng)
您可能感興趣的試卷
你可能感興趣的試題
A.邏輯符號(hào)
B.功能表
C.真值表
D.狀態(tài)轉(zhuǎn)換圖
A.TTL集成電路
B.PMOS集成電路
C.NMOS集成電路
D.CMOS集成電路
A.晶體二極管
B.晶體三極管
C.MOS晶體管
D.電阻
A.雙極性集成電路
B.TTL集成電路
C.CMOS集成電路
D.單極性集成電路
A.電阻
B.電容
C.二極管
D.三極管
A.輸入低電平時(shí),三極管工作在截止區(qū),輸出為高電平。
B.輸入高電平時(shí),三極管工作在飽和區(qū),輸出為低電平。
C.輸入低電平時(shí),三極管工作在截止區(qū),輸出為低電平。
D.輸入高電平時(shí),三極管工作在飽和區(qū),輸出為高電平。
A.電阻
B.電位器
C.二極管
D.三極管
A.晶體二極管
B.晶體三極管
C.MOS晶體管
D.晶體振蕩器
A.接高于2V的電壓
B.接另一TTL電路的輸出高電平
C.接地
D.懸空
A.接地
B.接低于0.8V的電壓
C.接另一個(gè)TTL電路的輸出
D.懸空
最新試題
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
電可擦除的PROM器件是()
具有“有1出0、全0出1”功能的邏輯門是()
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。