A.電路結(jié)構(gòu)簡單,有利于實(shí)現(xiàn)電路集成化;
B.可實(shí)現(xiàn)邏輯運(yùn)算和判斷;
C.工作穩(wěn)定抗干擾能力強(qiáng);
D.工作于開關(guān)狀態(tài),功耗低。
您可能感興趣的試卷
你可能感興趣的試題
A.全部輸入是0
B.全部輸入是1
C.任一輸入為0,其他輸入為1
D.任一輸入為1
A.“·”換成“+”,“+”換成“·”
B.原變量換成反變量,反變量換成原變量
C.變量不變
D.常數(shù)中“0”換成“1”,“1”換成“0”
A.“1”格允許被一個(gè)以上的圈所包圍。
B.“1”格不能漏畫。
C.圈的個(gè)數(shù)要盡量少,圈的面積應(yīng)盡量的大。
D.每圈必有一個(gè)新“1“格。
A.畫出表示該邏輯函數(shù)的卡諾圖
B.找出可以合并的最小項(xiàng)
C.寫出最簡“與或”邏輯函數(shù)表達(dá)式
D.寫出最簡“與或非”邏輯函數(shù)表達(dá)式
A.卡諾圖中的方塊數(shù)等于最小項(xiàng)總數(shù),既等于2n(n為變量數(shù))
B.變量取值不能按二進(jìn)制數(shù)的順序排列,必須按循環(huán)碼排列。
C.卡諾圖是一個(gè)上下、左右閉合的圖形。
D.并不是所有的邏輯函數(shù)都能用卡諾圖表示。
A.對(duì)于任一個(gè)最大項(xiàng),只有對(duì)應(yīng)一組變量取值,才能使其值為0,其余情況均為1。
B.任意兩個(gè)最大項(xiàng)Mi和Mj,其邏輯或?yàn)?。
C.n個(gè)變量的最大項(xiàng)之邏輯與為0。
D.具有相鄰性的兩個(gè)最大項(xiàng)之積可以合并成一個(gè)或項(xiàng),并消去一對(duì)因子。
A.任意兩個(gè)最小項(xiàng)mi和mj(i≠j),其邏輯與為1。
B.n個(gè)變量的全部最小項(xiàng)之邏輯或?yàn)?。
C.某一個(gè)最小項(xiàng)不是包含在函數(shù)F中,就是包含在函數(shù)
D.具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng),并消去一對(duì)因子。
A.0⊙0=1
B.1⊙1=0
C.0⊙1=1
D.1⊙0=0
A.0⊙0=0
B.1⊙1=1
C.0⊙1=1
D.0⊙0=1
A.0+0=0
B.0+1=1
C.1+0=0
D.1+1=0
最新試題
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在?
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
電可擦除的PROM器件是()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。