A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
您可能感興趣的試卷
你可能感興趣的試題
A.電路結(jié)構(gòu)簡單,有利于實現(xiàn)電路集成化;
B.可實現(xiàn)邏輯運算和判斷;
C.工作穩(wěn)定抗干擾能力強;
D.工作于開關(guān)狀態(tài),功耗低。
A.全部輸入是0
B.全部輸入是1
C.任一輸入為0,其他輸入為1
D.任一輸入為1
A.“·”換成“+”,“+”換成“·”
B.原變量換成反變量,反變量換成原變量
C.變量不變
D.常數(shù)中“0”換成“1”,“1”換成“0”
A.“1”格允許被一個以上的圈所包圍。
B.“1”格不能漏畫。
C.圈的個數(shù)要盡量少,圈的面積應(yīng)盡量的大。
D.每圈必有一個新“1“格。
A.畫出表示該邏輯函數(shù)的卡諾圖
B.找出可以合并的最小項
C.寫出最簡“與或”邏輯函數(shù)表達式
D.寫出最簡“與或非”邏輯函數(shù)表達式
A.卡諾圖中的方塊數(shù)等于最小項總數(shù),既等于2n(n為變量數(shù))
B.變量取值不能按二進制數(shù)的順序排列,必須按循環(huán)碼排列。
C.卡諾圖是一個上下、左右閉合的圖形。
D.并不是所有的邏輯函數(shù)都能用卡諾圖表示。
A.對于任一個最大項,只有對應(yīng)一組變量取值,才能使其值為0,其余情況均為1。
B.任意兩個最大項Mi和Mj,其邏輯或為1。
C.n個變量的最大項之邏輯與為0。
D.具有相鄰性的兩個最大項之積可以合并成一個或項,并消去一對因子。
A.任意兩個最小項mi和mj(i≠j),其邏輯與為1。
B.n個變量的全部最小項之邏輯或為0。
C.某一個最小項不是包含在函數(shù)F中,就是包含在函數(shù)
D.具有相鄰性的兩個最小項之和可以合并成一項,并消去一對因子。
A.0⊙0=1
B.1⊙1=0
C.0⊙1=1
D.1⊙0=0
A.0⊙0=0
B.1⊙1=1
C.0⊙1=1
D.0⊙0=1
最新試題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
具有“有1出0、全0出1”功能的邏輯門是()
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()