A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼
您可能感興趣的試卷
你可能感興趣的試題
A.二進(jìn)制
B.BCD碼
C.十進(jìn)制
D.十六進(jìn)制
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無(wú)
D.數(shù)量的大小
A.在時(shí)間和數(shù)值變化上都是離散的信號(hào);
B.在時(shí)間和數(shù)值變化上都是連續(xù)的信號(hào);
C.屬于二值信號(hào),用高電平和電平來(lái)表示;
D.無(wú)規(guī)律變化信號(hào)。
A.小規(guī)模集成電路(SSI)
B.中規(guī)模集成電路(MSI)
C.大規(guī)模集成電路(LSI)
D.超大規(guī)模集成電路(VLSI)
A.接相應(yīng)的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源
A.TTL
B.ECL
C.HTL
D.I2L
A.高電平
B.低電平
C.高阻
D.失效
A.TTL集成門(mén)電路的電源電壓比CMOS集成門(mén)電路的電源電壓范圍寬。
B.TTL集成門(mén)電路的功耗比CMOS集成門(mén)電路的功耗低。
C.TTL與非門(mén)的輸入端可以懸空,CMOS與非門(mén)的輸入端不可以懸空。
D.TTL與非門(mén)和CMOS與非門(mén)的輸入端都可以懸空。
A.電壓傳輸特性
B.輸入特性
C.輸出特性
D.動(dòng)態(tài)特性
A.結(jié)構(gòu)簡(jiǎn)單、成本低
B.輸出的高低電平數(shù)值和輸入高、低電平數(shù)值不相等
C.帶負(fù)載能力差
D.帶負(fù)載能力強(qiáng)
最新試題
一個(gè)兩輸入端的門(mén)電路,當(dāng)輸入為10時(shí),輸出不是1的門(mén)電路為()
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。