A.由常用門(mén)電路組合而成
B.無(wú)輸出到輸入的反饋連接
C.不包含可以存儲(chǔ)信號(hào)的記憶元件
D.輸出只由輸入決定
您可能感興趣的試卷
你可能感興趣的試題
A.邏輯競(jìng)爭(zhēng)
B.臨界競(jìng)爭(zhēng)
C.非臨界競(jìng)爭(zhēng)
D.功能競(jìng)爭(zhēng)
A.級(jí)連法
B.擴(kuò)展法
C.降維法
D.重新選擇器件,使m=n
A.譯碼器
B.數(shù)據(jù)選擇器
C.數(shù)值比較器
D.加法器
A.SSI
B.MSI
C.LSI
D.VLSI
A.二進(jìn)制譯碼器
B.數(shù)據(jù)選擇器
C.數(shù)值比較器
D.七段顯示譯碼器
A.修改邏輯設(shè)計(jì)
B.在輸出端接入濾波電容
C.后級(jí)加緩沖電路
D.屏蔽輸入信號(hào)的尖峰干擾
A.十進(jìn)制
B.二進(jìn)制
C.八進(jìn)制
D.十六進(jìn)制
A.原碼
B.反碼
C.補(bǔ)碼
D.編碼
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無(wú)
D.數(shù)量的大小
A.電路結(jié)構(gòu)簡(jiǎn)單,有利于實(shí)現(xiàn)電路集成化;
B.可實(shí)現(xiàn)邏輯運(yùn)算和判斷;
C.工作穩(wěn)定抗干擾能力強(qiáng);
D.工作于開(kāi)關(guān)狀態(tài),功耗低。
最新試題
以下代碼中為無(wú)權(quán)碼的為()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?
TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是()
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。